High Temperature In-Order RISC-V Processor with Heterogeneous Pipeline and Out-of-Order Write-Back Mechanism

Malte Hawich^*
, Holger Christoph Blume
, Jan Szücs

^*Korrespondierende*r Autor*in für diese Arbeit

Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Aufsatz in Konferenzband › Forschung › Peer-Review

1 Aufsatz in Konferenzband

1 Ergebnisse

2024

Optimizing RISC-V Processor Performance with Adaptive Execution Unit Lengths in Harsh Environment Conditio
Szücs, J., Hawich, M. & Blume, H. C., 2024, 2024 Panhellenic Conference on Electronics & Telecommunications (PACET). S. 1-5 5 S.
Publikation: Beitrag in Buch/Bericht/Sammelwerk/Konferenzband › Aufsatz in Konferenzband › Forschung › Peer-Review